AI、HPC等新应用加速热转，推升先进制程长期需求增温，据供应链透露，台积电(2330)2纳米制程进展顺利，预计今(2023)年底前在新竹小量试产(mini line)，2024年第一季展开进机，预计2024年底至2025年初在Fab20晶圆厂风险性试产，首发有望续由苹果拔得头筹，其他大客户如Intel、英伟达、超微也已在洽谈后续合作计划。

根据台积电在技术论坛中发表，相较3纳米加强版N3E制程，2纳米在相同功耗下速度最快将可增加至15%，在相同速度下功耗最多可降低30%，且芯片密度增加大于15%。供应链则透露，2纳米多项目晶圆(Multi Project Wafer，简称MPW)专案即将展开、年底进入mini line，投片量约3000~5000片，2025年如期量产目标达成无虞。

早前，辉达在GTC 2023 宣布推出cuLitho 函式库，与包括台积电在内等多家半导体大厂合作，运用Hopper 架构NVIDIA H100 GPU，提升运算式微影技术的效率，并协助晶圆厂增加产量、减少碳足迹，将为2纳米及更先进的制程发展奠定基础。

2纳米以下技术

晶圆代工龙头台积电( 2330-TW )( TSM-US ) 今(11)日召开技术论坛，提及2 纳米以下的技术创新，台积电指出，在纳米片(nanosheet) 后，垂直堆叠的NMOS 和PMOS(互补式场效电晶体CFET)是未来制程架构选项之一，并已在碳纳米管和2D 材料等低维材料方面，取得突破。

台积电业务开发资深副总经理张晓强表示，2 纳米预计2025 年量产，N2P 和N2X 则计划2026 年推出，纳米片电晶体效能已超过台积电技术目标的80%，同时展示优异的能源效率和更低的工作电压，非常适合作为半导体产业节能运算的典范。

对于2 纳米以下的技术创新，有别于去年技术论坛中，仅提到对2 纳米后的制程未来发展非常乐观，包括新型电晶体结构、新材料、持续微缩和新导体材料方面出现的创新。

台积电在今年技术论坛中指出，电晶体架构从平面式发展到FinFET，并将转变至纳米片架构，在纳米片之后，台积电认为，垂直堆叠的NMOS 和PMOS(互补式场效电晶体CFET) 是未来制程架构选项之一，预估在考量布线和制程复杂性后，晶片密度将可提升1.5 至2 倍。

除了CFET，台积电也透露，已在如碳纳米管和2D 材料等低维材料方面，取得突破，可能实现进一步的尺寸和能源微缩。